ucb-bar/chipyard
An Agile RISC-V SoC Design Framework with in-order cores, out-of-order cores, accelerators, and more
解決的問題
Chipyard 是為簡化基於 Chisel 的客製化系統級晶片（SoC）的敏捷開發而設計。它提供一個統一的框架，整合多種處理器核心、加速器與工具，以更高效地從設計轉向實現。
工作原理
此框架利用 Chisel 硬體描述語言（HDL）與 Rocket Chip SoC 產生器，來產生 RISC-V SoC。它整合了以下幾個關鍵元件：
- 處理器核心：支援 Rocket、BOOM 與 CVA6（Ariane）。
- 向量單元：整合 Saturn 與 Ara 向量單元。
- 加速器：包含針對 AI 的加速器，如 Gemmini 與 NVDLA。
- 記憶體與周邊：提供記憶體系統與 MMIO 映射的周邊裝置。
- 開發流程：支援軟體 RTL 模擬、透過 FireSim 實現的 FPGA 加速模擬、透過 Hammer 實現的自動化 VLSI 流程，以及透過 FireMarshal 實現的軟體工作負載產生。
適用對象
專注於 RISC-V 與客製化 SoC 開發的硬體架構師、VLSI 設計師與研究人員。
主要特色
- 整合生態系：將核心、向量單元與加速器整合至單一框架中。
- 敏捷硬體開發：支援從模擬到 VLSI 實現的多種並行流程。
- 基於 RISC-V：以 RISC-V 指令集架構為基礎建構。
- 完整的工具鏈：包含用於模擬（FireSim）與自動化 VLSI 流程（Hammer）的專業工具。
相關
- 專案
- 專案
- 專案
- 專案
- 專案