THU-DSP-LAB/ventus-gpgpu

解決的問題

Ventus 提供了一個開源的通用圖形處理單元（GPGPU）設計。它解決了對高效率、開源硬體的需求，這些硬體能夠處理向量運算與高階運算（HPC）任務，特別針對 RISC-V 生態系統。

工作原理

Ventus 使用 Chisel HDL 開發，基於 RISC-V ISA 及其 RVV（RISC-V Vector）擴展。它實現了 SIMT（Single Instruction, Multiple Threads）架構。專案採用全棧方法：包含可部署於 FPGA 上的硬體設計、基於 LLVM 的 OpenCL C 編譯器、ISA 模擬器與驅動程式。它利用包含私用記憶體、流式多處理器（SM）內的區域共享記憶體，以及透過 L2 快取存取的全域記憶體的記憶體階層。

適用對象

本專案專為硬體架構師、高階運算研究人員，以及對開源 GPGPU 設計與 RISC-V 向量擴展感興趣的開發者所設計。

主要亮點

• 基於 RISC-V：利用 RISC-V ISA 及其向量擴展（RVV）實現通用運算。
• 全棧工具鏈：包含基於 LLVM 的 OpenCL C 編譯器與專用驅動程式。
• FPGA 就緒：提供產生 Verilog 檔案的工具，專門用於在 FPGA 硬體上部署。
• 支援 SIMT：實現 GPGPU 工作負載所必需的分支與線程束執行邏輯。