The-OpenROAD-Project/OpenROAD

解決了什麼問題

OpenROAD 為半導體數位設計提供了一個開源、自動化的流程，消除了與傳統積體電路 (IC) 設計相關的高成本和進度風險。它實現了「無人值守」(No-Human-In-Loop, NHIL) 的流程，能在短短 24 小時內將暫存器傳輸級 (RTL) 描述快速轉換為最終的實體佈局 (GDSII)。

運作原理

OpenROAD 實現了一個完整的實體設計流程，包含多個自動化階段：

• Synthesis: 將 RTL 轉換為閘級網表 (gate-level netlist)。
• Floorplanning: 定義晶片面積、利用率和電源分配網路 (PDN)。
• Placement: 處理宏單元 (macros) 和標準單元 (standard cells) 的全域與詳細佈置，包括針對時序和電容的優化。
• Clock Tree Synthesis (CTS): 插入緩衝器 (buffers) 並調整網路尺寸以優化時鐘分配。
• Routing: 執行全域與詳細佈線，在遵守設計規則的同時連接組件。
• Finishing: 進行寄生參數提取、最終時序驗證，並生成 GDSII 佈局檔案。

該系統與 PDK 無關，可以透過具有 Tcl 和 Python 綁定的 API 或預先配置的流程腳本進行控制。

適用對象

• 硬體設計師: 用於快速的架構與設計空間探索。
• 研究人員與學生: 用於低成本獲取 IC 設計軟體與教育用途。
• VLSI 愛好者: 用於進行開源流片 (tapeouts) 的人士。
• 產業合作夥伴: 用於需要快速實體實現的商業應用。

重點特性

• 自動化流程: 提供完整的 RTL-to-GDSII 實現，無需人工干預。
• 廣泛的 PDK 支援: 已在開源 (例如 SKY130, GF180) 和專有 PDK (低至 12nm) 上通過驗證。
• 卓越的實績: 已用於超過 600 個可投入生產的流片項目。
• 整合式 GUI: 包含強大的視覺化工具，用於除錯佈局、擁塞和佈線問題。