The-OpenROAD-Project/OpenROAD

What it solves

OpenROADは、半導体デジタル設計のためのオープンソースで自律的なフローを提供し、従来の集積回路（IC）設計に伴う高コストとスケジュールのリスクを排除します。これにより、「No-Human-In-Loop」（NHIL）プロセスが可能になり、Register Transfer Level (RTL) 記述から最終的な物理レイアウト（GDSII）まで、最短24時間で迅速に移行できます。

How it works

OpenROADは、いくつかの自動化されたステージで構成される完全な物理設計フローを実装しています：

• Synthesis: RTLをゲートレベルのネットリストに変換します。
• Floorplanning: チップ面積、利用率、および電力供給ネットワーク（PDN）を定義します。
• Placement: タイミングと容量の最適化を含む、マクロと標準セルのグローバルおよび詳細な配置を行います。
• Clock Tree Synthesis (CTS): クロック分布を最適化するために、バッファを挿入し、ネットをリサイズします。
• Routing: 設計ルールに従いながら、コンポーネントを接続するためのグローバルおよび詳細なルーティングを行います。
• Finishing: 寄生抽出、最終的なタイミング検証、およびGDSIIレイアウトファイルの生成を行います。

このシステムはPDKに依存せず、TclやPython用のバインディングを備えたAPI、または事前設定されたフロー・スクリプトを介して制御できます。

Who it’s for

• Hardware Designers: 迅速なアーキテクチャおよび設計空間の探索のために。
• Researchers & Students: IC設計ソフトウェアおよび教育への低コストなアクセスを提供するため。
• VLSI Enthusiasts: オープンソースのテープアウトを行う人々のために。
• Industry Collaborators: 迅速な物理実装を必要とする商用アプリケーションのために。

Highlights

• Autonomous Flow: 人間の介入なしに、完全なRTL-to-GDSII実装を提供します。
• Broad PDK Support: オープンソース（例：SKY130, GF180）およびプロプライエタリなPDK（12nmまで）で検証済みです。
• Proven Track Record: 600件以上のシリコン・レディなテープアウトで使用されています。
• Integrated GUI: フロアプラン、混雑、およびルーティングのデバッグのための強力な可視化ツールが含まれています。