EEBench: 評估 AI 設計電路板的能力

AI 現在可以解決特定的電路設計問題，但全系統自主性仍有距離

AI 模型在設計功能性電子電路方面的能力日益增強，儘管目前在組件選擇和原理圖邏輯方面比自主物理佈局（layout）表現得更好。雖然尖端模型現在可以解決複雜的工程權衡——例如在斷電期間維持電壓軌（voltage rails）——但它們在物理佈線（routing）和最終硬體驗證方面仍需要人工監督。

衡量 AI 生成的電子產品品質具有挑戰性，因為圖形化 CAD 工具對代理（agents）來說很難操作。EEBench 透過使用 atopile，一種宣告式、基於程式碼的電路表示法來解決此問題。這讓 AI 代理可以直接處理組件、連接和電氣特性約束，而不是透過 GUI 點擊。

EEBench 使用基於 SPICE 模擬的完全確定性評分系統。EEBench 不僅僅是判斷原理圖是否「看起來合理」，而是：

EEBench 測試 AI 處理「混亂」的真實物理環境的能力。例如，在一個住宅能源計量器任務中，AI 必須在斷電後保持處理器運作 20ms。成功的模型必須考慮到陶瓷電容器在電壓增加時會損失電容值的特性，並且必須選擇實際可用的、價格合理的製造商零件，而不是理想化的教科書數值。

最近的結果顯示，尖端模型在工程能力方面有了顯著飛躍。截至 2026 年 9 月，EEBench V1 排行榜上的頂尖表現者包括：

值得注意的是，xAI 已將 EEBench 整合到 Grok 4.6 的模型卡片中「工程加速」部分，這表明尖端實驗室現在正使用這些基準測試來量化模型協助硬體開發的能力。

來自經驗豐富的 PCB 設計師的社群回饋強調，使用 AI 的方式正從簡單的建議轉向主動的協作與驗證。

快速原型製作： 使用者回報使用 Claude 和 GPT 模型來設計功能性電路（例如：LED 耳環、VGA 單色影像產生器），且僅需少量的手動修正。
審查與除錯： AI 正被用於審查 PDF 原理圖與網表（netlists），以發現人類可能遺漏的錯誤，例如錯誤的引腳分配或缺失的去耦電容器。
腳本化設計： 一些開發者正使用 LLM 來編寫具備確定性的 Python 腳本（透過 Skidl）來生成 KiCad 檔案，從而降低手動輸入錯誤的風險。

儘管在原理圖方面取得了進展，但物理 PCB 佈局（layout）仍是主要瓶頸。使用者指出：

佈線（Routing）仍是挑戰： 雖然 AI 可以建議組件放置位置，但自主佈線通常會失敗或需要大量的人工介入。
缺乏物理回饋： 與軟體不同，硬體無法立即進行「迭代」。一個幻覺產生的連接可能會導致組件損壞（例如：熔化的 USB-C 埠），以及昂貴的製作週期。
隱性知識： 經驗豐富的設計師認為，AI 仍缺乏硬體工程中的隱性「部落知識」（tribal knowledge），例如管理接地迴路（ground loops）或複雜的 RF 技術，且在沒有明確提示或數據表（data sheets）的情況下難以處理。

由於 EEBench 提供確定性的獎勵信號（基於模擬的通過/失敗），它可作為強化學習（RL）的基礎。失敗的執行結果提供了關於哪個電壓超出了限制或哪個運作邊界失效的精確數據，讓實驗室能夠針對電子工程進行模型訓練。這種「設計、模擬、評分、精煉」的循環——預期將加速從「教科書知識」向「工程直覺」的轉型。