THU-DSP-LAB/ventus-gpgpu

解决的问题

Ventus 提供了一个开源的通用图形处理器（GPGPU）设计。它解决了对高性能、开源硬件的需求，这些硬件能够处理向量计算和高性能计算（HPC）任务，特别针对 RISC-V 生态系统。

工作原理

Ventus 使用 Chisel HDL 开发，基于 RISC-V ISA 及其 RVV（RISC-V Vector）扩展。它实现了 SIMT（单指令，多线程）架构。该项目采用全栈方法：包含可部署在 FPGA 上的硬件设计、基于 LLVM 的 OpenCL C 编译器、ISA 模拟器和驱动程序。它利用了包含私有内存、流式多处理器（SM）内的本地共享内存以及通过 L2 缓存访问的全局内存的内存层次结构。

适用人群

本项目专为硬件架构师、高性能计算研究人员以及对开源 GPGPU 设计和 RISC-V 向量扩展感兴趣的开发者设计。

主要亮点

• 基于 RISC-V：利用 RISC-V ISA 及其向量扩展（RVV）实现通用计算。
• 全栈工具链：包含基于 LLVM 的 OpenCL C 编译器和专用驱动程序。
• FPGA 就绪：提供生成 Verilog 文件的工具，专门用于在 FPGA 硬件上部署。
• 支持 SIMT：实现了 GPGPU 工作负载所必需的分支和线程束执行逻辑。