IBM 0.7nm 次奈米級晶片技術

IBM 已推出全球首款次奈米級 (nm) 晶片技術，特別是 0.7 nm (7 angstrom) 製程節點。這項突破是由全新的 "nanostack" 3D 架構所驅動，該架構能顯著提高電晶體密度與能源效率，並有望將半導體縮放的發展藍圖再延伸十年。

Nanostack 3D 架構與技術規格

IBM 的 0.7 nm 技術在指甲蓋大小的晶片上實現了近 1000 億個電晶體，密度約為 IBM 在 2021 年推出的 2 nm 晶片的兩倍。這得益於 nanostack 架構，這是業界首款基於 nanosheet 的三維設計。

關鍵架構創新

• 垂直堆疊： nanostack 設計透過 3D 順序整合技術，將電晶體進行垂直堆疊與交錯排列。與傳統 nanosheet 技術相比，這能讓更多電晶體被封裝在相同的佔地面積內。
• 材料優化： 3D 結構允許在每個堆疊層中使用不同的材料組合，使工程師能夠獨立優化每個電晶體的性能與功耗效率。
• SRAM 縮放： 在 VLSI 2026 展示的研究表明，nanostack 架構可提供 40% 的 SRAM 縮放，這對於支援先進 AI 工作負載的高頻寬數據需求至關重要。

性能與效率提升

技術結果預測，0.7 nm 節點將提供：

• 性能： 與 2 nm 節點相比，運算能力提升高達 50%。
• 能源效率： 比 2 nm 節點高出高達 70% 的能源效率。

製造與發展藍圖

IBM 正在其位於紐約州 Albany 的研究設施中開發此技術，並與包括 Lam Research Corp.、Tokyo Electron (TEL) 和 SCREEN Semiconductor Solutions, Ltd. 在內的合作夥伴共同研發。

High NA EUV 微影技術

生產這些晶片的核心在於採用來自 ASML 的 High Numerical Aperture Extreme Ultraviolet (High NA EUV) 微影工具。這項技術可實現超精確的電路列印，對於製造埃級 (angstrom) 尺度的特徵至關重要。

上市時間

IBM 預社期 sub-1 nm 節點的 nanostack 技術最早將在未來五年內投入生產。

行業分析與批判性觀點

雖然 IBM 的公告標誌著一項技術里程碑，但半導體社群對這些節點的命名慣例與商業應用提出了幾點看法。

「奈米級」行銷差距

業界觀察家指出，「奈米級」標籤不再是指晶片上任何單一組件的特定物理維度，而是代表了一代製造技術。

"Continuing the well established trend of making bold claims about physical dimensions that have nothing to do with any of the structures in the chip, and the name scales better than the tech."

批評者認為，0.7 nm 標籤是一個用於表示密度增加的行銷術語，而非 0.7 nm 特徵尺寸的物理測量值。

商業化與實施

關於 IBM 如何打算將此技術商業化，目前仍存在疑問，因為 IBM 並非主要的量產晶片製造商。討論集中在 IBM 是否會將該架構授權給晶圓廠，或是主要用於其自身的專用硬體，例如透過其新成立的獨立公司 Anderon 開發的量子晶圓。