fastmachinelearning/hls4ml

解决的问题

它实现了在现场可编程逻辑门阵列 (FPGA) 上的超低延迟机器学习推理。它弥合了高级机器学习框架与 FPGA 特殊硬件需求之间的鸿沟，允许研究人员在微秒级至关重要的环境中部署模型。

工作原理

该软件包将来自开源机器学习库的模型转换为高层次综合 (HLS) 语言。随后，这些 HLS 代码会被综合成可以在 FPGA 硬件上实现的固件。它支持多种综合后端，包括 Xilinx Vivado HLS、Vitis HLS、Intel HLS 和 Catapult HLS。

适用对象

专为在需要极端实时性能的领域工作的科学家和工程师设计，例如高能物理（如 CERN 的大型强子对撞机）、量子计算控制系统、核聚变反馈回路、卫星环境监测和生物医学信号处理。

亮点

• 超低延迟：专门针对可重构硬件上的高速推理进行了优化。
• 广泛的框架支持：将传统的 ML 包模型转换为 HLS。
• 硬件灵活性：兼容来自 Xilinx 和 Intel 的各种综合工具。
• 多样化的模型支持：能够处理 CNN、二值/三值网络以及脉冲神经网络 (SNNs)。