NVlabs/timeloop

何を解決するか

Timeloop は、さまざまなアクセラレータアーキテクチャ上で、特に密行列と疎行列のテンソル代数ワークロードに対して、モデル化、マッピング、コード生成を行う方法を提供します。これにより、設計者は異なるハードウェア設計に対するパフォーマンスおよびエネルギー予測の手作業を回避できます。

動作方法

このシステムは、2つのモジュール構成のコンポーネントで構成されています。1つはアーキテクチャ設計をエミュレートしてパフォーマンスとエネルギーを予測する解析モデルであり、もう1つは特定のアーキテクチャにテンソル代数問題を最適にマッピングする方法を探索するマッパーです。

対象ユーザー

アクセラレータアーキテクチャ設計およびテンソル代数最適化に取り組む研究者やエンジニア向けに設計されています。

主な特徴

• 密行列と疎行列の両方のテンソル代数ワークロードをサポート。
• 圧縮された疎行列代数の確率的モデル（バージョン 2.0 で導入）。
• 空間的スケュー、フラット化マッピング、不完全に因数分解されたマッピングのサポート（バージョン 3.0 で導入）。