OpenAI Jalapeñoチップ：LLMが設計時間を20か月に短縮する方法

TL;DR – 何が起こったか、なぜ重要なのか

OpenAIは、自社の大規模言語モデル（LLM）をフロントエンド設計フローに組み込むことで、初のAIアクセラレータチップ「Jalapeño」を20か月未満で設計した。RTL（レジスタ転送レベル）からタプアウトまでの期間を9か月に短縮し、NvidiaのGB300と比較して3.6倍のレイテンシ削減を実現した。この成果は、LLM駆動の自動化がハードウェア開発サイクルを劇的に短縮できることを示しており、より速く、より安価なAIチップのイノベーションが実現する兆しを示している。

1. 記録的な高速設計スケジュール

重要なポイント： Jalapeñoは、初のアーキテクチャスケッチから初のシリコンまで20か月未満で完了し、RTLコードからタプアウトまでの期間はわずか9か月だった。

プロジェクトは2026年8月25日にOpenAIがチップを発表した日から始まった。
アーキテクチャ概念 → シリコン：20か月未満。
RTL → タプアウト：9か月。
ハードウェアチームは全体を通して100人未満のエンジニアで、通常のASICチームと同等の規模だが、従来のAIチップ開発プロジェクトと比べてはるかに小さい規模だった。

"モデルが私たちのエンジニアにスーパーパワーを与えています。より多くの道を探索でき、はるかに速く作業できます。" – Richard Ho, OpenAI ハードウェア担当副社長。

2. 分業体制 – OpenAI vs. Broadcom

重要なポイント： OpenAIはシステムレベルのアーキテクチャ、メモリ階層、推論アクセラレータ設計を担当し、Broadcomは物理実装を担当した。

OpenAIの責任範囲：エンドツーエンドのシステム設計、アクセラレータマイクロアーキテクチャ、HBM4スタック統合、ネットワーキング。
Broadcomの責任範囲：ゲートレベルの物理設計、レイアウト、ファウンドリーへの引き渡し。
専門家は、Broadcomの専門性が不可欠だったと指摘。『ゼロから始める』能力を持つパートナーがいなければ、このスケジュールは現実的ではなかったとされる。

"誰かがゼロから始めなければ、それは不可能です。" – David Chin, Verkor.io 共創者。

3. LLMがフロントエンドワークフローを加速した方法

重要なポイント： OpenAIはLLMを高レベル合成、RTL生成、迅速なソフトウェアスタックチューニングに活用し、コード中心のタスクをAI支援の反復プロセスに変換した。

XLSを用いた高レベル合成 – エンジニアはDSLXまたはC++を記述し、XLSでVerilogにコンパイルした。LLMはソフトウェアに似たコードに強く、この分野に自然な適合性がある。
LLM駆動のRTL生成 – プロジェクトの後半では、内部モデル（GPT‑6 Astraの前身）が直接Verilogを出力可能になり、XLSを経由せずに済んだ。
シリコン到着後のソフトウェア最適化 – 初のシリコン到着後（2026年5月）、内部AIモデルがベンチマークカーネルをチューニングした。DeepSeekのマルチヘッド潜在注意カーネルでは、性能が理論値の0.31 % から88.94 % まで約40時間で向上した。
反復的設計探索 – LLMが代替的なマイクロアーキテクチャバリエーションを生成し、エンジニアが数週間ではなく数時間で多数の設計点を評価できるようになった。

"AIはソフトウェアに似たタスクに対してははるかに優れていました。XLSはある意味でソフトウェアに似ているので、その恩恵を受けたのです。" – Chris Leary, OpenAI 技術スタッフ。

4. バックエンド設計 – AIの影響が小さい領域

重要なポイント： 物理設計（ルーティング、クロックツリー合成、電力解析）は依然として人間主導のプロセスであり、Broadcomに委ねられたが、OpenAIはフロアプランのガイダンスを提供した。

OpenAIのエンジニアはBroadcomと協力してフロアプランとルーティングのヒントを共有した。
Hot Chips 2026でOpenAIは、AIガイドド配置により、人間が最適化したベースラインと比較してマトリクス乗算ユニットで10 %の面積削減を報告した。
将来の世代では、LLMを検証および物理設計にさらに深く組み込む予定。現在のワークフローは、計画された次世代パイプラインと比較して「古風」と形容されている。

"できるだけ速く進もうとしていました… 创造的な革新と、これまでに実証された方法の間にはトレードオフがあります。" – Chris Leary。

5. Jalapeñoの性能ハイライト

重要なポイント： Jalapeñoは4ビット演算で13.4 PFLOPSを達成し、HBM4メモリ232GB、メモリ帯域幅15.4 TB/sを備え、NvidiaのGB300と比較して最大3.6倍のエンドツーエンド推論レイテンシ削減を実現しながら、消費電力も低く抑えている。

OpenAIが引用したベンチマークでは、さまざまなLLMワークロードでレイテンシ削減が確認された。
チップは6つのHBM4スタックとI/Oチップレットをパッケージ化し、大規模な推論ポッド（1ポッドあたり2048チップ）をターゲットとしている。
チップがOpenAIの推論ファルムでスケーリングする際の実世界でのレイテンシ向上は、まだ検証が必要である。

6. 専門家とコミュニティの反応

重要なポイント： 業界はこのスケジュールを「現在の最高峰」と評価しているが、LLMの能力が成熟すればさらに高速なサイクルが実現すると予想している。

Andrew Kahng, UC San Diego："現在の最高峰の可能性が高い。2016年のDesign Automation Futuresワークショップでは、すでに反復速度が制限要因である兆しが示されていた。"
Ankur Srivastava, マリーランド大学："LLMは過去の自動化とは異なり、言語とコードを理解できるため、まだ言語的領域にあるタスクに適している。"
Verkor共創者（David Chin, Ravi Krishna）：スケジュールの信頼性を認めつつも、Broadcomの役割を強調し、より新しいモデルでさらなる加速が期待されると述べている。
Hacker Newsのコメントは賛否両論：
- pama："40時間で0.31 %から88.94 %への性能向上は印象的で、ブリングアップサイクルを短縮できる可能性がある。"
- muchdoubt："タイトルはクリックベイト。AIはコアチップ設計ではなく、ソフトウェアの支援しかしていない。"
- gozucito："自己改善のループは今やもっと現実的になった。20か月のチップ開発は速いが、物理製造の制約により依然として限界がある。"
- delusional："AIは真に新しいチップを発明できない。ただ既存のアイデアをより速く再現しているだけだ。"

7. 今後の展望 – 次世代の姿

重要なポイント： OpenAIは第二世代アクセラレータにおいて、検証、物理設計、自動波形解析にAIを統合する計画で、さらに短いサイクルと高いシリコン効率を目指している。

検証AI：クロックドメイン障害を特定するための自動波形操作。
物理設計AI：現在のマトリクスユニット10 %の面積・電力削減を超える見込み。
モデル統合：公開されていない内部で微調整されたLLMが、GPT‑6 Astraなどの商用モデルに学びをフィードバックする。
業界への影響：LLM駆動の設計が主流になれば、小さなチームでも競争力のあるAIチップを生み出せるようになり、参入障壁が低下し、AIハードウェアサプライチェーンが再編される可能性がある。

8. 結論

OpenAIのJalapeñoチップは、LLMを補完する設計が、フルASICフローを2年未満に圧縮できることを実証した。高性能AIアクセラレータを実現しつつ、エンジニアチームを100人未満に抑えることに成功した。このアプローチは、言語モデルの推論がチップ設計における繰り返し的でコード中心のタスクを代替できることを裏付け、今後数年間、半導体業界全体が追いかけることになる新しいスピード・トゥ・シリコンの基準を確立した。